Additions:
~~- limiti dei sistemi con accesso diretto alla memoria fisica: frammentazione esterna
Deletions:
~~- limiti dei sistemi con accesso diretto alla memoria fisica: frammentazione estenra
Additions:
~- [[http://wwwold.diag.uniroma1.it/~sc/upload/photos/2017-12-22.JPG Foto di fine anno!]]
~- [[Materiale171222 Esercizi su programmazione mediante system call]] (esercizi 1 e 3)
Deletions:
~- Foto di fine anno!
~- [[Materiale171222 Esercizi su programmazione mediante system call]]
Additions:
==Venerdì 22 dicembre 2017 (Lezione 21 - 100 min) - Demetrescu==
~- Foto di fine anno!
~- [[Materiale171222 Esercizi su programmazione mediante system call]]
Additions:
==Lunedì 11 dicembre 2017 (Lezione 18 - 150 min)==
==Venerdì 1 dicembre 2017 (Lezione 19 - 100 min) - Demetrescu==
==Lunedì 18 dicembre 2017 (Lezione 20 - 150 min)==
Deletions:
==Lunedì 11 dicembre 2017 (Lezione 17 - 150 min)==
==Venerdì 1 dicembre 2017 (Lezione 18 - 100 min) - Demetrescu==
==Lunedì 18 dicembre 2017 (Lezione 19 - 150 min)==
Additions:
~- Pattern di accesso a memoria: sequenze di indirizzi e sequenze di numeri di pagina
~- [[EsercMemoria1617 Esercizi 1 e 2 di riepilogo sulle gerarchie di memoria]]
Deletions:
~- Esercizi:
~~- ...
Additions:
~~- limiti dei sistemi con accesso diretto alla memoria fisica: frammentazione estenra
~~- frammentazione interna nelle pagine
~~- condivisione di pagine, es. librerie dinamiche
==Lunedì 18 dicembre 2017 (Lezione 19 - 150 min)==
~- Paginazione con bit di validità e swapping su disco: gestione page fault
~- Working set e thrashing
~- Esercizi:
~~- ...
Additions:
~- Panoramica sui vari allocatori presenti in un sistema di calcolo:
~~- allocazione dello spazio ai vari processi da parte del kernel
~~- allocazione dello spazio a un singolo processo da parte dell'allocatore libc
~- Allocazione nella memoria fisica: memoria virtuale
~~- paginazione
~~- come avviene il mapping degli indirizzi logici su quelli fisici?
~~- paginazione con bit di validità
~~- page fault memoria virtuale e loro gestione, protection fault (SIGSEGV)
Deletions:
~~~- allocazione in cascata della memoria
...
Additions:
~~~- mapping tra indirizzi virtuali e indirizzi fisici: MMU
==Venerdì 1 dicembre 2017 (Lezione 18 - 100 min) - Demetrescu==
...
Deletions:
~~~- mapping tra indirizzi virtuali e indirizzi fisici: MMU
Additions:
~~~- cenni ad implementazione di un allocatore: malloc/free, sbrk(2)
Deletions:
~~~- cenni ad implementazione di un allocatore: malloc/free, brk(2)
Additions:
~~~~- allineamento dei campi delle struct: riordinare le struct per ridurre il padding [[[http://www.catb.org/esr/structure-packing/ rif]]]
Deletions:
~~~~- allineamento dei campi delle struct: riordinare le struct per ridurre il padding
Additions:
~~~- caso di studio: Intel Core i7, gerarchia di memoria (L1i, L1d, L2, L3, DDR3) [[[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref1]]][[[http://www.tomshardware.com/picturestory/514-intel-cpu-processor-core-i7.html ref2]]]
Deletions:
~~~- caso di studio: Intel Core i7, gerarchia di memoria (L1i, L1d, L2, L3, DDR3) [[[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref1]]]
[[[http://www.tomshardware.com/picturestory/514-intel-cpu-processor-core-i7.html ref2]]]
Additions:
~~~- caso di studio: Intel Core i7, gerarchia di memoria (L1i, L1d, L2, L3, DDR3) [[[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref1]]]
[[[http://www.tomshardware.com/picturestory/514-intel-cpu-processor-core-i7.html ref2]]]
Deletions:
~~~- caso di studio: Intel Core i7, gerarchia di memoria (L1i, L1d, L2, L3, DDR3) [[[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref]]]
Additions:
==Lunedì 11 dicembre 2017 (Lezione 17 - 150 min)==
Additions:
~- Come è strutturata la memoria? (parte II) [[[http://www.cs.cmu.edu/~213/lectures/10-memory-hierarchy.pdf ref1]], [[http://www.cs.cmu.edu/~213/lectures/12-cache-memories.pdf ref2]]]
~~- gerarchie di memoria:
~~~- registri, cache L1 (D+I), L2, L3, memoria, disco
~~~- trasferimento dati a blocchi tra livelli successivi di una memoria gerarchica
~~~- analisi di costo/dimensione/[[https://gist.github.com/hellerbarde/2843375 velocità]] dei livelli di una memoria gerarchica
~~~- caso di studio: Intel Core i7, gerarchia di memoria (L1i, L1d, L2, L3, DDR3) [[[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref]]]
~~- ottimizzazioni del codice nell'uso della memoria:
~~~- allineamento e padding:
~~~~- stack frame a 16 byte prima di una call
~~~~- allineamento dei campi delle struct: riordinare le struct per ridurre il padding
~- Come viene gestita la memoria? [[[http://www.cs.cmu.edu/~213/lectures/17-vm-concepts.pdf ref1]], [[http://www.cs.cmu.edu/~213/lectures/18-vm-systems.pdf ref2]]]
~~- memoria fisica (gestita dal sistema operativo) e memoria virtuale (visibile ai processi)
~~- allocazione dinamica della memoria
~~~- frammentazione interna ed esterna
~~~- qualità di un allocatore: tempo e spazio
~~~- allocazione in cascata della memoria
~~~- cenni ad implementazione di un allocatore: malloc/free, brk(2)
~~- allocazione nella memoria fisica: memoria virtuale
~~~- mapping tra indirizzi virtuali e indirizzi fisici: MMU
Additions:
~~~- esempi di analisi: somma degli elementi di un array, prodotto di matrice, scansione lineare di un array vs. lista collegata
Deletions:
~~- caching come strategia di duplicazione della memoria oppure per memorizzare risultati di computazioni ricorrenti
~~~- esempi di analisi: somma degli elementi di un array, scansione lineare di un array vs. lista collegata
~~- altri usi delle cache in un sistema di calcolo (es. disco, browser)
Additions:
~~- evoluzione negli ultimi decenni: legge di Moore, crescita esponenziale numero transistor, avvento delle architetture multicore
~~- cenni ad esecuzione parallela: CPU multicore e instruction-level parallelism (es. AVX, pipelining)
~~- cenni ad architetture CISC e RISC
Additions:
~- Come è strutturata la memoria? (parte I) [[[http://www.cs.cmu.edu/~213/lectures/10-memory-hierarchy.pdf ref1]], [[http://www.cs.cmu.edu/~213/lectures/12-cache-memories.pdf ref2]]]
~~- astrazione con modello lineare
~~- transazioni di lettura e scrittura: configurazione del bus, trasferimenti da CPU a memoria e viceversa
~~- divario tra velocità CPU (cycle time) e velocità accesso a memoria, evoluzione del trend
~~- principio di località, località spaziale e temporale
~~- caching come strategia di duplicazione della memoria oppure per memorizzare risultati di computazioni ricorrenti
~~- cache come buffer per compensare divario tra velocità di processamento e velocità di accesso ai dati sfruttando il principio di località
~~~- partizionamento in blocchi, dimensione blocco (linea di cache), cache hit e cache miss, cenni a strategia di replacement
~~~- esempi di analisi: somma degli elementi di un array, scansione lineare di un array vs. lista collegata
~~- altri usi delle cache in un sistema di calcolo (es. disco, browser)
Deletions:
~- ...
~-
Additions:
==Lunedì 4 dicembre 2017 (Lezione 17 - 90 min)==
~- ...
~-
Additions:
~~- architetture superscalari, pipelining, hazard e stalli, branch prediction
Deletions:
~~- architetture superscalari, pipelining, hazard e stalli